PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04-146667 (43) Date of publication of application: 20.05.1992

(51) Int Cl

H01L 27/095 H01L 21/338 H01L 29/812 H03K 17/04

(21) Application number: 02-

(22) Date of filing:

(71) Applicant : MITSUBISHI FLECTRIC


271639

271639 CORP 09.10.1990 (72) Inventor: ANDO NAOTO

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To make it possible to change-over and output an input signal between first and second output signal lines by one piece of a FFT element and to make possible a reduction. in the size of the FET element by a method wherein the FET element is provided with first and second control signal electrodes, which are respectively provided between an input signal electrode connected with an input signal line and first and second output signal electrodes and control the interception and the continuity of a signal between the input signal electrode and the output signal electrodes. CONSTITUTION: A prescribed voltage is applied to a first control electrode 10 of a FET 1 via a first control signal line 5, an input signal electrode 7a and a first output signal electrode 8a are put in a state of continuity between them and at the same time, a





prescribed voltage is applied to a second control electrode 11 of the FET 1 via a second control signal line 6, the electrode 7a and a second output signal electrode 9a are put in an interrupted state between them and an input signal is outputted to a first output signal line 3. Then, a prescribed voltage is applied to the electrode 10, the electrodes 7a and 8a are put in a state of continuity between them and at the same time, a prescribed voltage is applied to the electrode 11, the electrodes 7a and 9a are put in an interrupted state between them and an input signal is outputted to a second output signal line 4.

LEGAL STATUS

(19)日本国特許庁 (JP

(12) 特 許 公 報(B2)

(11) 特許學师

第2557561号

(45)発行日 平成8年(1996)11月27日

(24)登録日 平成8年(1996)9月5日

(51) Int.Cl. 5		識別記号	庁内整理番号	. FI		技術表示箇所
HOIL	27/095		7376-4M	HOIL	29/80	E
	21/338		9184-5K	H03K	17/04	E
	29/812		7376-4M	H01L	29/80	L
H03K	17/04		7376-4M			R

請求項の数2(全 8 頁)

三菱電機株式会社 東京都千代田区丸の内2丁目2舎3号 東京都千代田区丸の内2丁目2舎3号 東京都千代田区丸の内2丁目2舎3号 安藤 直人 東京東外田内市環区4丁目1号地 三菱電			
(72) 発展日 平成 2年(1990) 10月 9日 東京都千代田区丸の内 2丁目 2番3 号 安藤 直人 2 原東伊行市場原 4丁目 1番地 三菱電 機株式会社光・マイクロ設デバイス研究 所内 (74) 代理人	(21)出顯番号	特顯平2-271639	(73)特許権者 99999999
(72) 兒明書号 特限平4-146667 平成4年(1582) 5月20日 安藤 直入 長麻県伊村市県原4丁目1番地 三亜電 機株式会社光・マイクロ設デバイス研究 所内 (74) 代理人 宇運士 早瀬 憲一 審査官 松本 邦夫 (56)参考文献 特開 昭62-69884 (JP, A) 特開 昭53-172475 (JP, A) 特開 昭58-92277 (JP, A) 特開 昭58-6276 (JP, A)			三菱電機株式会社
公開番号 特限平4-146687	(22)出顯日	平成2年(1990)10月9日	東京都千代田区丸の内2丁目2番3号
公開番号 特限平4-146687			(72) 孕眠者 安藤 南人
200 20	(65) 公開番号	特際平4-1ARRET	
所内 (74)代理人	43)公開日		
(74)代理人	(10) 110111	-PAGE - (1332) 5 73 20 E	
審查官 松本 郭庆 (56)参考文献 特開 昭62-65684 (J P, A) 特開 平1-184876 (J P, A) 特開 昭63-172475 (J P, A) 特開 昭63-92277 (J P, A) 特開 昭56-6476 (J P, A)			
(56)参考文献 特開 昭62-69884 (JP, A) 特開 甲1-184876 (JP, A) 特開 昭63-172475 (JP, A) 特開 昭58-92277 (JP, A) 特開 昭56-6476 (JP, A)		2 .	(74)代理人 井理士 早瀬 憲一
特問 平1-184876 (JP, A) 特婦 昭63-172475 (JP, A) 特別 阿58-32277 (JP, A) 特別 昭56-6476 (JP, A)			審查官 松本 邦夫
特問 平1-184876 (JP, A) 特婦 昭63-172475 (JP, A) 特別 阿58-32277 (JP, A) 特別 昭56-6476 (JP, A)		•	(56) 参考文献 - 韓期 19362-69684 (TP A)
特麗 昭83-172475 (JP, A) 特麗 昭58-92277 (JP, A) 特團 昭56-6476 (JP, A)			
特開 阳58-92277 (JP, A) 特開 昭56-6476 (JP, A)			
特朗 昭56−6476 (JP, A)			
実開 昭63-87901 (JP, U)			特期 昭56-6476 (JP, A)
			実開 昭63-87901 (JP, U)

(54) 【発明の名称】 半導体装置

(57) 【特許請求の範囲】

【請求項1】入力信号線路と、第1,第2の出力信号線路 と、上記入力信号線路からの入力信号を第1,第2の出力 信号線路間で切り換えてその一方に出力する切換回路と を有する半導体装置において、

上記切換回路は、

半導体基板上の1つの動作領域内に対向して配置され、 それぞれ上記第1,第2の出力信号線路と接続された第1, 第2の出力信号電極と、

該両出力信号電極間に配置され、上記入力信号線路と接続された入力信号電極と、

上記入力信号電極と第1の出力信号電極間、及び核入力 信号電極と第2の出力信号電極間にそれぞれ配置され、 上記各入、出力信号電極間での信号の遮断、導通を制御 する第1、第2の制御信号電極と、

2

上記第1,第2の出力信号兼鑑のいずれか一方の両側に配 置され、上記第1,第2の制御信号電極の相異なる蜡節と 接続された第1,第2の制御信号入力線路とを備えたこと であることを特徴とする半邁な装置。

【請求項2】請求項1記載の半導体装置において、

上記切換回路を1列に複数個配列し、該切換回路列と平行して入力取出電極あるいは第1,第2の出力取出電極を設け、

上記各切換回路の入力信号電極、あるいは第1,第2の出 力信号電極を第1のエアブリッジ配線により上記入力取 出電極、あるいは第1,第2の出力取出電極に接続すると ともに、

上記各切換回路の第1の出力信号電極相互間及び第2の 出力信号電極相互間、あるいは入力信号電極相互間を第 2のエアブリッジ配線により接続したことを特徴とする 半道体装置。

【発明の詳細な説明】

「産業上の利用分野)

この発明は半導体装置に関し、特に、高・低周波信号 を切り換えるFETスイッチ (信号切換スイッチ) に関す **るちのである。**

3

「従来の技術」

第9図は、従来のFETを使用した信号切換スイッチを 表す構成図であり、第10図はそのうちFET部分の詳細を 示す拡大図である。

第9図において、100は信号切換スイッチ、2はその 入力信号線路1. 3.4は該入力信号線路2と垂直に配設 された第1, 第2出力信号線路01, 02である。また17は入 力信号を上記第1出力信号線路3側に出力する第1のFE び、18は入力信号を上記第2の出力信号線路4個に出力 する第2のFEI、5,6はそれぞれ上記入力信号線路2と平 行に配設され、上記第1.第2のFET17,18をオン、オフ制 御するための第1、第2制御信号線路61、02である。

また第10回において、16は半導体基板表面に形成され た上記第1のFET17の動作層(動作領域)、7は上記第 1のFFT17の入力電極1で、上記動作層16内側に配設さ れた部分(入力信号電極) 7aと、動作層外側に配設され た部分(入力政出電極)70とからなっている。また14は 第1のFET17の出力電極Oで、動作層内側の部分(出力 信号電極) 14aと、これに続くその外側の部分(出力取 出電極) 14bとからなっている。また15は上記第1のFET 17の制御電極Gで、上記入力信号電極1aと出力信号電極 142の間に位置する部分(制御信号電極) 152とこれに続 く動作層外側の部分(制御信号取出電極) 15%とからな っている。また12は上記制御信号取出電極15%を跨いで 上記入力信号電極7aと入力取出電極7aとを接続するエア ブリッジ配線である。

なお、第2のFEI18についての詳細な構造は、上記入 力信号線路2に対して上記第1のFETITと対称な構造と なっているので、ここでは省略する。

次に動作について説明する。

入力信号線路2より入ってきた入力信号は、エアプリ ッジ12等の配設を通して第9図の2個のFET17,18の入力 信号電極7aに伝えられる。

生ず、第1出力信号線路3側へ信号を伝える場合に は、第1制御信号線路5を通じて第1のFET17の制御電1 5に所定の意圧 (例えば0 [V]) を加えて第1のFE[1] を導通状態にする。同時に第2制御信号線路6を通じ て、第2のFET18の制御電極 (図示せず) に所定の電圧 (例えば-5 {U}) を加えてこのFET18を遮断状態に する。これによって入力信号は第1出力信号線路3から 出力されることとなる。

次に第2出力信号線路4~信号を伝える場合には、上 記第1信号制御線路5を通じて第1のFEIIIの制御電極1 5に所定の電圧(例えば-5 (V))を加えて、このFEI 50 切換回路列と平行して入力取出電極あるいは第1,第2の

17を遮断状態にし、同時に第2億号制御線路6を適じ て、第2のFEI18の制御電極(図示せず)に所定の電圧 (例えば、O (V)) を加えてこのFET18を導通状態に する。これにより入力信号は出力信号線路4から出力さ れることとなる。

以上のような操作により、入力信号線路2より入って くる入力信号を、第1出力信号線路3と第2出力信号線 路4の2方向に切り換えて出力することができる。 (発明が解決しようとする課題)

従来のFETスイッテは、以上のように構成されている ので、入力信号を2つの出力信号線路間で切り換えて出 カするためには、FFTを2個使用しなければならず、つ まりFETを形成するための能動領域が2つ必要となり、 半導体基板上に形成された回路の中で、FETスイッチの 占める面積が大きくなり、半導体素子の小型化に対して 障害となるなどの問題点があった。

なお、FE「スイッチに関する先行技術には、特開昭62 - 1797 川景公野に示されているように、共通ソース入力 を2つのゲートによる別々のチャネルを通じて2つのド レインに導くアナログスイッテの例があり、これは2つ のFEJを1つの動作領域内にコンパクトに形成した例と してみることもできるが、上記公報記載のものは、単な る高速のスイッチング素子であり、信号の切り換えが可 能なものではなく、上記線顕解決のために採用できる技 術ではない。

この発明は、上記のような問題点を解消するためにな されたものであり、入力信号を1個のFET素子により第 1. 第2の出力信号線路間で切り換えて出力することがで きる、小型化が可能な半導体装置を得ることを目的とす

(課題を解決するための手段)

本願の請求項1に係る発明は、入力信号線路と、第1. 第2の出力信号線路と、上記入力信号線路からの入力信 号を第1、第2の出力信号線路間で切り換えてその一方に 出力する切換回路とを有する半導体装置において、上記 切換回路は、半導体基板上の1つの動作領域内に対向し て配置され、それぞれ上記第1,第2の出力信号線路と接 続された第1,第2の出力信号電極と、該両出力信号電極 間に配置され、上記入力信号線路と接続された入力信号 館極と、上記入力信号電極と第1の出力信号電極間、及 び該入力信号電極と第2の出力信号電極間にそれぞれ配 置され、上記各入、出力信号電極間での信号の遮断、導 通を制御する第1, 第2の制御信号電極と、上記第1, 第2 の出力信号線路のいずれか一方の両側に配置され、上記 第1, 第2の制御信号電極の相異なる端部と接続された第 1, 第2の制御信号入力線路とを備えるようにしたもので ある。

また、本願の請求項2に係る発明は、請求項1に係る 発明において、上記切換回路を1列に複数個配列し、該 出力取出電極を設け、上記各切換回路の入力信号電極、 あるいは第1,第2の出力信号電極を第1のエアブリッジ 配線により上記入力取出電極、あるいは第1,第2の出力 取出質極に接続するとともに、上記各切換回路の第1の 出力信号電極相互間及び第2の出力信号電極相互間、あ るいは入力信号電極相互間を第2のエアブリッジ配線に より接続するようにしたものである。 [4年四]

この発明の間式項1 に係る発明においては、 F述のよ うに構成したことにより、1つのFETにより入力信号を 2つの出力信号線路間で切り換えて出力する信号切換動 作を行うことができるので、従来に比し小面積のスイッ チ部が実現される。

また、この発明の請求項2に係る発明においては、上 述のように構成したことにより、より大きな入力信号の 切機が可能となり、また切換回路全体としては、FETが 複数存在するため、多くのパラメータを持つこととな り、設計の自由库が増大する。 (軍権例)

以下、この発明の実施例を図について説明する。

第1回は本発明の一実施例による半導体装置の構成を 説明するための図、第2図はその一部を詳細に示す図で あり、第9回及び第10回と同一符号は同一または相当部 分を示している。

第1回において、1は入力信号線路2からの信号を第 1. 第2の出力信号線路3. 4間で切り換えて出力する信号 切換スイッチ(切換回路)、101は該信号切換スイッチ 1を構成するスイッチFEIである。ここでは、該スイッ チFET101の第1,第2の制御信号線路5,6は上記第1の出 力信号線路3の両側に配置されているが、入力信号線路 30 2とは従来例と同様平行となっている。

生た第2図において、8a,9aは上記FET101の動作層 (能動領域) 16内にそれぞれ対向して配設された第1、第 2出力信号電極01.02、7は上記FETの入力電極Iで、上 記出力信号電極8a, 9a間に配設された入力信号電極7a と、上記動作層16の外側に配設された入力取出電極70と から構成されている。また10,11は上記FETの第1,第2の 制御書極61.62で、該制御電極10は上記入力信号電極78 と上記第1出力信号電極8aの間に配設された制御信号電 極10aと、これに続く動作層外側の制御信号取出電極10b 40 とからなり、また上記制御電極!1は上記入力信号電極7a と第2の出力信号電極9aの間に配設された制御信号電極 11aと、これに続く動作層外側の制御信号取出電極11bと · からなっている。

次に動作について説明する。

入力信号線路2より入ってきた信号は、第2図に示し たFFT1の入力信号電板Jaに伝えられる。

まず、第1出力信号線路3へ信号を伝える場合には、 第1制御信号線路5を通じてFET1の第1の制御電極10に 極7aと第1出力信号電極8aとの間を導通状態とし、同時 に第2制御信号線路6を通じてFEI1の第2制御電極11に 所定の電圧 (例えば-5 (V)) を加えて、入力信号電 極7aと第2出力信号電極9aとの間を遮断状態とする。こ れによって入力信号は第1の出力信号線路3に出力され ることとなる。

次に第2出力信号線路4~信号を伝える場合には、第 1の制御額極10に所定の電圧を加えて入力信号盤極1aと 第1出力信号雷振8aの間を導通状態とし、同時に第2の 制御電極川に所定の電圧を加えて入力信号電極1aと第2 出力信電振9aの間を遮断状態とする。これによって入力 信号は第2の出力信号線路4に出力されることとなる。 このように本実施例では、半導体基板上の1つの能動。 層16内に第1, 第2の2つの出力信号電極8a, 9aを対向さ せて配設するとともに、該両出力信号電極8a, 9a間にFEI の入力信号電極7aを配置し、さらに上記入力電極部7aと 第1の出力信号電極8aの間に第1制御信号電極10aを、 入力信号電板7aと第2の出力信号電極9aの間に第2の影 御信号電極11aを配置したので、1つのFET101により、 20 上記第1,第2の制御電極10,11に印加する電圧を相補的 に切り換えて入力信号を2つの出力信号電極側に切り換 え出力する信号切換動作を行うことができる。このため 信号切換スイッテが半導体基板上で占める面積を従来の 2/3程度に削減することができ、装置の小型化が可能と

なお、上記実施例では、入力信号線路からの入力信号 を2つの出力信号線路に切り換えて出力するスイッチが 1 つである場合を示したが、該スイッチを単位スイッテ として複数用い、全体で1つの切換回路を構成するよう

第3回は本発明の第2の実施例による半導体装置を示 1. 102は本実施例の信号切換スイッチを構成するスイ ッチFFIで、第1の実施例の構成のスイッチFEIを単位ス イッチFET13として入力信号線路2の方向と垂直な方向 に複数配列するとともに、入力取出電極1%及び制御信号 取出電極100,110を該配列方向と同一方向に延長し、各 単位スイッチFET13の入力信号電極Ta及び制御信号電極T 0a.11aを上記入力及び信号取出電極7b及び10b,11bに接 続したものである。ここでは単位スイッチFET13の入力 信号電極7aと入力取出電極7aとは、第1のエアプリッジ 配線121により接続し、また第1の出力信号電極8a相互 間、及び第2の出力信号電極9a相互間を第2,第3のエア プリッジ配線122,123により接続している。

この実施例では、上記実施例の効果に加えて、上記単 位スイッチFET13を複数用い、その全体で、入力信号を 2つの出力信号線路間で切り換えて出力する切換回路を 構成したので、より大きな入力信号の切換を行うことが できるという効果や、切換回路が複数のスイッチFETか ら構成されているため、切換回路の特性を設定するパラ 所定の電圧(例えば 0 (V))を印加して、入力信号電 50 メータを多く持つこととなり、該回路の設計の自由度が 大きくなるという効果もある。

第4回及び第5回は本発明の第3の実施例による半導 体装置を説明するための図である。ここでは、第4回に 示すように、第1,第2の制御信号銀路5,6を入力信号銀 路2の両側に出力信号銀路5,4と平行となるように配置 している。

また信号到拠スイッチを構成するスイッチFEI103の会。 電極の配置については、第5回に示すように、第2回に示すように、第2回に示すように、第2回に示すように、第1回出電極の記念はいて、動片師「60両側に第1、第2の出力信号電極81とその取出電極81とを直接接続して、れらを出力電極81とその東出電極81とを直接接続して、れらを出力電極81ととし、また上型能動層16の第1出力信号電極71を設け、これをエアブリッジ型機72ににより上記入力信号電極71を設け、これをエアブリッジ型機72ににより上記入力信号電極71を設け、これをエアブリッジ型機72により上記入力信号電極71を設け、これをエアブリッジ型機72ににより上記入力信号電極71を設け、これをエアブリッジ型機72に一般75回機72に

このように本実施例では、上記第10 実験例とは、制 即信号機能に対する入力及び山力信令業等の配置を逆に し、つまり明線信号機能3.6に対して入力信号機能2を 垂直に、出力信号機能3.4を平行に配置しているので、 周辺回路との間速で、制御信号機能0.1に対する入 助力信号機能のレイアウトに制限を受け、上記第1 実施 例の信号機能の配置を採用できない場合でも、入力信号 を1極の紅芽平により2方向に切り換えて出力できる 信号物表イッチを実現可能である。

また第6回は本発卵の第4の窓近例を使卵するための 113 回であり、1041本実施例の信号切換スイッテを構成す こ スイッチFEIで、これは第3回にテす核数の単位スイ ッチFEIからなるスイッチFEIの構成において、入、出力 位: 側の構成の配度を変更したものであり、その他の点は第 30 る。 3回に示するシローである。

すなわち出力側の電極については、単位スイッチFET1 1の列の両側に、終起列力向に延びる電極を配設し、こ れらをそれぞれ第1、第2の出力取出意極85、86とし、こ れらをそれぞれエアブリッジ面鎖12。124によりを単位 スイッチFET13内の出力信号電極88、81と接続している。

また入力側の電極については、上記単位スイッチFET1 3列-増削の動作層15分側に補助入力信号電極81を設け、これと上記各単位スイッチFET13内のすべての入力 信号電板1aとをエアブリッジ配換124により接続している。

この実施例では、上記第3実施例(第4回及び第5 図)に比べて、より大きな入力信号の助設が可能で、数 計の自由度が大きくなる。また制御信号電極に対する入 力、出力信号電極の配置が上記第2の実施例(第3図) とは、異なっているため、周辺回路との関係で、第2実 能例のレイアウトが採用できない場合でも、信号切換ス イッチを実現可能である。

なお上記各実施例では、1つの動作領域内には1つの スイッチFEIを形成する場合を示したが、1つの動作領 域内に複数の単位スイッチFETを構成するようにしても トル

第7回はこのような構成の本発明の第5の実施例によ る半導体装置を示す回である。105は本実施例の信号切 換スイッチで、これは、第3回に示す第2の実施例にお いて、各単位スイッチFETを1つの動作層26内に定とめ で配設したものである。

すなわち、1つの動作層26内に上述の第1、祭2の出力信 与意極3。32を交互に記置し、飲何電極間に入力信号電 極1を配投し、さちに上記第1の出力信号電板32とその 両側の入力信号電極31との間に第1の制御信号電板18 31、1012を、第2の出力信号電板31とその両側の入力信 号電極31との間に第2の制御信号電板11a、11aを配置 したものであり、その他の構成は第3回と同一である。 この実施例では、信号切換メイッチを構成する複数の 単位メイッチFE(13を十て、1つの動作場がに記載し たので、上記第2あるいは第4実施例に比べて、信号切 換メイッチの基板占有面積をより小さくすることができ 5。

また第8回は本発明の第6の実施例による半導体装置を示し、106は本実施例の信号切換スイッチを構成するスイッチFETで、これは第7回の第5実施例を構成において、入、出力側の電極の配置を変更したものであり、その他の点は第7回と同一である。

すかわち、出力側の管轄については、単位スイッチFE 「13の列の両側に、駐配列力向に延びる管極を配設し、 にれらをそれぞれ第1第20四出の取出標底は5 stS し、 これらをそれぞれエアブリッジ配線12c, 124により各単 位スイッチFET13内の出力信号機械5, 3sと接続している。

また入力側の電極については、動作層16を上記単位ス イッチEF113列-増側に若干拡張し、この拡張部分に着 助入力信号電極81を配設し、これと上配各単位スイッチ FE113内のすべての入力信号電極1aとをエアブリッジ配 線124により接続している。

この実施例では、制御信号電極に対する入力、出力信 号電極の配置が上記第5の実施例とは、異なっているた め、周辺回路との関係で、第5実施例のレイアウトが採 用できない場合でも、信号切換スイッチを実現可能であ 40 る。

(発明の効果)

以上のように、本願の請求項 I に係る是明によれば、 入力信号報節と、第1,第2の出力信号機論と、上配入力 信号機節からの入力信号を第1,第2の出力信号線路間で 切り換えてその一方に出力する切場回路とを有する半導 体変硬において、上記切談回路は、半導体基板上の1つ の動外報域内に対向して配置され、それぞれ上配第1,第 2の出力信号線路と接続された第1,第2の出力信号電板 と、試両出力信号場所に配置され、上配入力信号機 と、試両出力信号機 の出力信号電極間、及び該人力信号電極と第2の出力信 号電極間にそれぞれ配置され、上記各入、出力信号電極 間での信号の返済、導道を制御する気、第2の制物信号 電極と、上記第1、第2の出力信号網路のいずれか一方の 両側に配置され、上記第1、第2の制物信号で最近行異文を 心端がと接続された第1、第2の制物信号入划線とと偏 えるようにしたので、半導体基板上で占めるメイッチ部 の面積を削減でき、チップサイズの縮小を図ることがで きるというが優があるこ

また、本郷の請求項2に係る発明によれば、請求項1 起載の発明において、上記切換回路を1別に複数回配列 し、該切換回路列と平行して入力取出電極あるいは第1, 第2の出力取出電極を設け、上記各切換回路の入力信号 電極、あるいは第1,第2の出力信号電極を第1のエアブ リッジ配線により上配入力取出電極、あるいは第1,第2 の出力取出電極に接続するとともに、上配を切換回路の 第1の出力信号電極相互間及び第2の出力信号電極相互 間、あるいは入力信号電機相可間を第2のエアブリッジ 配検により接続するようにしたので、より大きな入力信 号の切換を行なうことができるという効果がある。 【図面の簡単な説明】

第1回本条明の一実施例による半導体装置の構成を設明するための図、第2回はそのFII部分の拡大圏、第3 図は本発明の第2の実施例による半導体装置を示す図、第4回は本発明の第3の実施例による半導体装置を示す図、第6回は本のFII部分を示す拡大図、第6回ないし第6回はそれれ本発明の第4ないし第6の関本でれれ本発明の第4ないと第6の実施例による半導体装置を示す図、第9回は従来の半導体装置の一例を示す構成図、第10回はそのFII部分の拡大図である。

1 は信号切換スイッテ(切換回路)、2 は入力信号線 路、3 は第1 出力信号線路、4 は第2 出力信号線路、5 は第1 制御信号線路、6 は第2 制御信号線路、7a は入力 信号電極、8a は第1 出力信号電極、9a は第2 出力信号線 路、10 は第1 制御信号電極、11a は第2 信号制御電極、1 3 は単位スイッテFEI、16。28 は動作層(動作領域)、101 ~168 はスイッテFEIである。

なお図中間一符号は同一又は相当部分を示す。

[第1图] 5 01 101 101


1 : 信号切换以4.4

2:*入力信号規器* 3:第1*出力信号概器*

4:第2出力信号模器


5:第1制制信号的8

6:第2*割相)信号模器* 101: スイッチFET




[第4回]


[第2図]




[第3図]




[第5図]














【第10図】

